This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.



PATENT OFFICE JAPANESE GOVERNMENT

This is to certify that the annexed is a true copy of the following application as filed with this Office.

Date of Application:

November 29, 2000

Application Number:

Patent Application

No. 2000-363644

Applicant(s):

YAZAKI CORPORATION

June 11, 2001

Commissioner,

Patent Office Kouzou OIKAWA

Number of Certificate: 2001-3054587

日本国特許庁 JAPAN PATENT OFFICE



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2000年11月29日

出 願 番 号

Application Number: 特

人

特願2000-363644

出 願 Applicant(s):

矢崎総業株式会社

2001年 6月11日

特 許 庁 長 官 Commissioner, Japan Patent Office





特2000-363644

【書類名】

特許願

【整理番号】

YZK-5317

【提出日】

平成12年11月29日

【あて先】

特許庁長官殿

【国際特許分類】

H03K 17/00

H02H 3/08

【発明の名称】

半導体スイッチング装置

【請求項の数】

9

【発明者】

【住所又は居所】

静岡県湖西市鷲津2464-48 矢崎部品株式会社内

【氏名】

大島 俊藏

【特許出願人】

【識別番号】

000006895

【氏名又は名称】 矢崎総業株式会社

【代表者】

矢崎 裕彦

【代理人】

【識別番号】

100083806

【弁理士】

【氏名又は名称】

三好 秀和

【電話番号】

03-3504-3075

【選任した代理人】

【識別番号】

100068342

【弁理士】

【氏名又は名称】 三好 保男

【選任した代理人】

【識別番号】 100100712

【弁理士】

【氏名又は名称】 岩▲崎▼

【選任した代理人】

【識別番号】 100087365

【弁理士】

【氏名又は名称】 栗原 彰

【選任した代理人】

【識別番号】 100079946

【弁理士】

【氏名又は名称】 横屋 赳夫

【選任した代理人】

【識別番号】 100100929

【弁理士】

【氏名又は名称】 川又 澄雄

【選任した代理人】

【識別番号】 100095500

【弁理士】

【氏名又は名称】 伊藤 正和

【選任した代理人】

【識別番号】 100101247

【弁理士】

【氏名又は名称】 髙橋 俊一

【選任した代理人】

【識別番号】 100098327

【弁理士】

【氏名又は名称】 高松 俊雄

【先の出願に基づく優先権主張】

【出願番号】

特願2000-222982

【出願日】

平成12年 7月24日

【手数料の表示】

【予納台帳番号】 001982

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9708734

【プルーフの要否】

【書類名】 明細書

【発明の名称】 半導体スイッチング装置

【特許請求の範囲】

【請求項1】 メインFETとリファレンスFETからなるマルチソースFETと、

前記メインFETのソース電位と前記リファレンスFETのソース電位の大小 関係を比較する電圧比較装置と、

前記メインFETのソース電位が前記リファレンスFETのソース電位を上回っているとき前記マルチソースFETのゲートに駆動電圧を印加し、前記メインFETのソース電位が前記リファレンスFETのソース電位を下回っているとき前記マルチソースFETのゲートへの駆動電圧を遮断するゲート駆動回路とを備えた半導体スイッチング装置において、

負荷側の電流が過渡的成分を含めて正常範囲にあるときは、前記リファレンス FETのソース電位が前記メインFETのソース電位を上回らないように前記リファレンスFETの電流を制御する回路を前記リファレンスFETのソースと接 地間に設置したことを特徴とする半導体スイッチング装置。

【請求項2】 前記メインFETのソース電位と前記リファレンスFETのソース電位が等しい場合に、前記メインFETを流れる電流を前記リファレンスFETを流れる電流で除した値をnとすると、

前記負荷の定常状態における電流値をnで除した値より大きい電流を流す定常成分用回路と、前記負荷の過渡状態の電流値をnで除した値より大きい電流を流す過渡成分用回路を前記リファレンスFETのソースと前記接地間に並列に配置したことを特徴とする請求項1に記載の半導体スイッチング装置。

【請求項3】 前記定常成分用回路は固定抵抗または定電流回路で構成した ことを特徴とする請求項2に記載の半導体スイッチング装置。

【請求項4】 前記リファレンスFETを流れる電流の過渡成分は、第1の所定時間、一定電流値で通電し、その後リファレンスFETのソース電位がメインFETのソース電位を上回らない範囲で減少し、第2の所定時間内にほばゼロになるように設定することを特徴とする請求項2に記載の半導体スイッチング装

置。

【請求項5】 前記定常成分用回路は前記半導体スイッチング装置がオン状態にあるときは常時作動させ、前記メインFETのソース電位が前記リファレンスFETのソース電位を下回ったとき、前記リファレンスFETを流れる電流の過渡成分用回路をスタートさせ、その後の前記第2の所定時間内はメインFETのソース電位がリファレンスFETのソース電位を下回っても、リファレンス電流の過渡的成分回路をスタートさせないことを特徴とする請求項4に記載の半導体スイッチング装置。

【請求項6】 前記メインFETのソース電位が前記リファレンスFETのソース電位を下回り、前記メインFETおよび前記リファレンスFETがオフ状態に遷移したとき、前記メインFETのソース電位の代わりにそれより低い第1の電位を用いて前記リファレンスFETのソース電位と比較し、前記リファレンスFETのソース電位がし、前記リファレンスFETのソース電位が上昇して、前記第1の電位を下回ったら、前記メインFETのソース電位が上昇して、前記第1の電位より大きい第2の電位に達するまでは前記メインFETのソース電位と前記リファレンスFETのソース電位の大小関係に関係なく、オン状態を維持し、前記レファレンスFETのソース電圧が前記第2の電位を上回ったら、前記メインFETのソース電位が小さいと前記メインFETのソース電位を比較して、前記メインFETのソース電位が小さいと前記メインFETおよび前記リファレンスFETをオフ状態に遷移させることにより、前記メインFETのソース電位がか記リファレンスFETのソース電位を下回る限り、オン/オフ動作を継続することを特徴とする請求項1乃至5のいずれか1つに記載の半導体スイッチング装置。

【請求項7】 前期マルチソースFETがオン/オフ動作を所定の回数繰り返したら、マルチソースFETを遮断する場合に、前期第1の所定時間内にオン/オフ動作して遮断に至るまでの回数を、前期第2の所定時間内にオン/オフ動作して遮断に至るまでの回数より少なくしたことを特徴とする請求項1乃至6のいずれか1つに記載の半導体スイッチング装置。

【請求項8】 前記定常成分用回路のみ、または、前記定常成分用回路及び

過渡成分用回路が動作している場合に、前記メインFETのソース電位が前記リファレンスFETのソース電位を下回ったとき、前記過渡成分用回路を再スタートさせ、

前記再スタート後、第3の所定時間内に前記過渡成分用回路が更に再々スタートするという事象が所定の回数繰り返されたら前記マルチソースFETを遮断することを特徴とする請求項4に記載の半導体スイッチング装置。

【請求項9】 メインFETとリファレンスFETからなるマルチソースFETと、

前記メインFETのソース電位と前記リファレンスFETのソース電位の大小 関係を比較する電圧比較装置と、

前記メインFETのソース電位が前記リファレンスFETのソース電位を上回っているとき前記マルチソースFETのゲートに駆動電圧を印加し、前記メインFETのソース電位が前記リファレンスFETのソース電位を下回っているとき前記マルチソースFETのゲートへの駆動電圧を遮断するゲート駆動回路とを備えた半導体スイッチング装置において、

前記メインFETのソース電位と前記リファレンスFETのソース電位が等しい場合に、前記メインFETを流れる電流を前記リファレンスFETを流れる電流で除した値をnとすると、負荷が正常範囲にあるときの定常状態における電流値をnで除した値より大きい電流を流す定常成分用回路と、前記負荷が正常範囲にあるときの過渡状態の電流値をnで除した値より大きい電流を第4の所定時間だけ通電する過渡成分用回路とを前期リファレンスFETのソースと前記接地間に並列に配置し、前記負荷を流れる電流が急増して前記メインFETのソース電位がリファレンスFETのソース電位を下回ったとき、前記過渡成分をスタートさせるように構成し、前記過渡成分回路がスタート後、第3の所定時間内に前記過渡成分回路が再スタートするという事象が所定の回数繰り返されたら前記マルチソースFETを遮断することを特徴とする半導体スイッチング装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、ランプ負荷やモータ負荷等の突入電流の発生する負荷を流れる電流のスイッチングを行う半導体スイッチング装置に関する。

[0002]

【従来の技術】

従来の電源供給制御装置に用いる半導体スイッチング装置(電力用半導体装置)としては、自動車においてバッテリからの電源を選択的に各負荷に供給して、 負荷への電力供給をサーマルFETにより制御する装置がある。電源供給制御装置は、出力電圧VBを供給する電源VBにシャント抵抗の一端が接続され、その他端にサーマルFETのドレイン端子が接続されている。さらに、サーマルFETのソース端子には負荷が接続されている。ここで、負荷としては、自動車のヘッドライトやパワーウィンドウの駆動モータ等々該当する。電源供給制御装置は、さらに、シャント抵抗を流れる電流を検出してハードウェア回路によりサーマルFETの駆動を制御するドライバと、このドライバでモニタした電流値に基づいてサーマルFETの駆動信号をオン/オフ制御するA/D変換器およびマイコン(CPU)とを備えている。

[0003]

半導体スイッチング装置の主デバイスとして動作するサーマルFETは、パワーデバイス(主FET)、抵抗、温度センサ、ラッチ回路および過熱遮断用FETを内蔵しており、サーマルFETの接合温度が規定以上の温度まで上昇した場合には、内蔵するゲート遮断回路によってサーマルFETを強制的にオフ制御する過熱遮断機能を備えている。つまり、パワーデバイス(主FET)が規定以上の温度まで上昇したことが温度センサによって検出された場合には、その旨の検出情報がラッチ回路に保持され、ゲート遮断回路としての過熱遮断用FETがオン動作となることによって、パワーデバイスを強制的にオフ制御する。

[0004]

また、負荷としてランプ負荷を使用する場合、ランプ負荷に電圧を印可すると 定常的に使用している場合の10倍前後の突入電流が発生する。従来は上記方法 に限らず電流を検出する際には、この突入電流をマスクして検出していない。

[0005]

【発明が解決しようとする課題】

しかしながら、上記従来の電源供給制御装置にあっては、電流検出を行うため に電力の供給経路に直列接続されるシャント抵抗を必要とした構成であり、近年 の負荷の大電流化により、シャント抵抗の熱損失が無視できないという問題点が ある。

[0006]

また、上述の過熱遮断機能や過電流制御回路は、負荷や配線にほぼ完全な短絡 状態が発生して大電流が流れる場合には機能するが、ある程度の短絡抵抗を持つ 不完全短絡などのレアショートを発生して小さい短絡電流が流れた場合には機能 せず、電流のモニタ回路を介してマイコンにより異常電流を検出してサーマルF ETをオフ制御するしかなく、このような異常電流に対するマイコン制御による 応答性が悪いという事情もあった。

[0007]

また、シャント抵抗やA/D変換器、マイコン等が必要であるため、大きな実装スペースが必要であり、またこれらの比較的高価な物品により装置コストが高くなってしまうという問題点もある。

[0008]

ランプ負荷等で発生する突入電流をマスクして検出していないため、過電流の 検出が遅れて、スイッチング装置や配線が過剰に発熱する場合があった。

[0009]

本発明の目的は、突入電流が発生していても過電流の検出が可能で、熱損失が小さく、ある程度の短絡抵抗を持つ不完全短絡などのレアショートが発生した場合の異常電流に対しても高速応答を可能な半導体スイッチング装置を提供することにある。

[0010]

【課題を解決するための手段】

上記問題点を達成するための本発明の特徴は、メイン電界効果トランジスタ(FET)とリファレンスFETからなるマルチソースFETと、これらメインFETのソース電位とリファレンスFETのソース電位の大小関係を比較する電圧

比較装置と、メインFETのソース電位がリファレンスFETのソース電位を上回っているときマルチソースFETのゲートに駆動電圧を印可し、メインFETのソース電位がリファレンスFETのソース電位を下回っているときマルチソースFETのゲートに駆動電圧を遮断するゲート駆動回路とを備えた半導体スイッチング装置において、負荷側の電流が過渡的成分を含めて正常範囲にあるときは、リファレンスFETのソース電位がメインFETのソース電位を上回らないようにリファレンスFETの電流を制御する回路をリファレンスFETのソースと接地間に設置した半導体スイッチング装置であることである。このことにより、負荷側の電流に正常範囲を超えた電流が流れると過渡的成分であるなしにかかわらず、その電流遮断が可能であることである。

[0011]

本発明の特徴は、メインFETのソース電位とリファレンスFETのソース電位が等しい場合に、メインFETを流れる電流をリファレンスFETを流れる電流で除した値をnとすると、負荷の定常状態における電流値をnで除した値より大きい電流を流す定常成分用回路と、負荷の過渡状態の電流値をnで除した値より大きい電流を流す過渡成分用回路をリファレンスFETのソースと接地間に並列に配置したことにより一層効果的である。このことにより、正常範囲の上限値を示す電流を過渡的にリファレンスFETに流すことができる。

[0012]

また、本発明の特徴は、リファレンス電流の定常成分回路は固定抵抗または定電流回路で構成したことにより効果的である。固定抵抗を用いることで、容易に 定常成分回路を形成することができる。また、定電流回路を用いることで、安定 して定常電流を流すことができる。

[0013]

本発明の特徴は、リファレンス電流の過渡成分は第1の所定時間、一定電流値を通電し、その後コンデンサに蓄積された電荷の放電特性で決まる時定数で減少し、第2の所定時間内にほばゼロになるように設定することにより効果的である。このことにより、正常範囲の上限値を示す電流をばらつきを小さく安定して供給することができる。

[0014]

本発明の特徴は、リファレンス電流の定常成分回路は半導体スイッチング装置がオン状態にあるときは常時作動させ、メインFETのソース電位がリファレンスFETのソース電位を下回ったとき、リファレンス電流の過渡成分回路をスタートさせ、その後の第2の所要時間内はメインFETのソース電位がリファレンスFETのソース電位を下回っても、リファレンス電流の過渡的成分回路をスタートさせないことにより効果的である。このことにより、まず異常電流を検出してから、最終的に電流を遮断するか否かが決まるまでの時間として、第2の所要時間を確保することができる。

[0015]

本発明の特徴は、定常成分用回路のみまたは定常成分用回路及び過渡成分用回 路が動作している場合にメインFETのソース電位がリファレンスFETのソー ス電位を下回ったとき過渡成分用回路を再スタートさせ、再スタート後第3の所 定時間内に過渡成分用回路が更に再々スタートするという事象が所定の回数繰り 返されたらメインFETを遮断することにより一層効果的である。第3の所定時 間は異常電流を検出した回数をカウントしながら、最後に検出したときからはじ まる次に発生する異常電流を検出可能な時間として設定している。すなわち第3 の所定時間内に異常電流が検出されれば回数は積算されるが、第3の所定時間が 過ぎても異常電流が検出されなければ、それまでの検出回数はキャンセルされる ようにしている。これは連続的に発生する異常電流のみを検出対象にするためで ある。このことなしに、第2の所定時間内は過渡成分のスタートを禁止してしま うと、複数負荷の上流に本装置をヒューズの役目で使用したときに問題が生じる 。すなわち、第1の負荷がオンすることにより過渡成分がスタートして、この後 、過渡成分の電流が減少してきたとき、第2の負荷が第2の所定時間内にスター トするとリファレンスの過渡成分は小さくなっているので、メインFETのソー ス電位がレファレンスFETのソース電位を下回ることが起こりうる。そして、 レファレンス過渡成分のスタートが禁止されているので、その時点でメインFE Tは遮断してしまう。第2の所定時間以下の時間差で2つの負荷がオンしたとき 問題が生じるので、この解決策として効果的である。

[0016]

本発明の特徴は、メインFETのソース電位がリファレンスFETのソース電位を下回り、メインFETおよびリファレンスFETがオフ状態に遷移したとき、メインFETのソース電位の代わりにそれより低い第1の電位を用いてリファレンスFETのソース電位と比較し、リファレンスFETのソース電位が第1の電位を下回ったら、メインFETおよびリファレンスFETをオン状態に遷移させ、リファレンスFETのソース電位が上昇して、第1の電位より大きい第2の電位に達するまではメインFETのソース電位とリファレンスFETのソース電位の大小関係に関係なく、オン状態を維持し、レファレンスFETのソース電圧が第2の電位を上回ったら、メインFETのソース電位とリファレンスFETのソース電位を比較して、前者が後者を下回ったらメインFETおよびリファレンスFETをオフ状態に遷移させることにより、メインFETのソース電位がリファレンスFETのソース電位を下回る限り、オン/オフ動作を継続することにより効果的である。

[0017]

本発明の特徴は、メインFETおよびリファレンスFETがオン/オフ動作を 所定の回数繰り返したら、FETを遮断する場合に第1の所定時間内にオン/オ フ動作したときのFET遮断に至るまでの回数をその後の第2の所定時間内にオ ン/オフ動作したときFET遮断に至るまでの回数より短くしたことにより一層 効果的である。

[0018]

本発明の特徴は、メインFETとリファレンスFETからなるマルチソースFETと、このメインFETのソース電位とこのリファレンスFETのソース電位の大小関係を比較する電圧比較装置と、メインFETのソース電位がリファレンスFETのソース電位を上回っているときマルチソースFETのゲートに駆動電圧を印加しメインFETのソース電位がリファレンスFETのソース電位を下回っているときマルチソースFETのゲートへの駆動電圧を遮断するゲート駆動回路とを備えた半導体スイッチング装置において、メインFETのソース電位とリファレンスFETのソース電位が等しい場合にメインFETを流れる電流をリフ

アレンスFETを流れる電流で除した値をnとすると負荷が正常範囲にあるとき の定常状態における電流値をnで除した値より大きい電流を流す定常成分用回路 と、前記負荷が正常範囲にあるときの過渡状態の電流値をnで除した値より大き い電流を第4の所定時間だけ通電する過渡成分用回路とを前期リファレンスFE Tのソースと前記接地間に並列に配置し、前記負荷を流れる電流が急増して前記 メインFETのソース電位がリファレンスFETのソース電位を下回ったとき、 前記過渡成分をスタートさせるように構成し、前記過渡成分回路がスタート後、 第3の所定時間内に前記過渡成分回路が再スタートするという事象が所定の回数 繰り返されたら前記マルチソースFETを遮断する半導体スイッチング装置であ ってもよい。ここで、過渡成分電流は一定電流であっても良いし、負荷電流の過 渡的成分に類似した波形の電流であっても良い。第4の所定時間経過後、レファ レンスFETの過渡成分電流が無くなり、定常成分のみとなるが、このときまだ 、負荷側に過渡成分電流が流れていても良い。このことにより、そのときはレフ アレンスの過渡成分が再スタートするので、FETは遮断されることはない。第 4 の所定時間が負荷側の過渡成分継続時間より短い場合は、レファレンス側の過 渡成分回路が複数回スタートすることになるが、FET遮断に至る過渡成分スタ ート回数をこれより大きく設定しておけば、正常負荷の過渡電流成分でFETが 遮断することはなく、異常発生時のみFETを遮断する保護機能を実現できる。

[0019]

【発明の実施の形態】

次に、図面を参照して、本発明の実施の形態と実施例において本発明に係る半 導体スイッチング装置を説明する。以下の図面の記載において、同一又は類似の 部分には同一又は類似の符号を付している。

[0020]

図1は、本発明の実施形態に係る電流振動型遮断機能付き半導体スイッチング 装置のブロック図である。

[0021]

この半導体スイッチング装置1は、出力電圧VBを供給する電源VBと負荷 10との間に接続されて動作する。回路1では、主デバイス(パワーデバイス) としてマルチソース・電界効果トランジスタ(FET)Tr5を用いている。なお、マルチソースFET(Tr5)は過熱遮断回路9を近傍に配置しているが、後述の説明から理解できるように、一定の場合は過熱遮断回路9は必須ではない。マルチソースFET(Tr5)は、メインFET(QA)とリファレンスFET(QB)とを有し、QAとQBのゲート電極は接続され、互いのドレイン電極も接続され電源VBに接続される。QAのソース電極は負荷10と比較器CMP1の"+"入力端子に接続され、QBのソース電極は比較器CMP1の"-"入力端子に接続される。

[0022]


このマルチソースFET(Tr5)としては、例えば、DMOS構造、VMOS構造、或いはUMOS構造のパワーMOSFETや、FETに代えてこれらと類似な構造のMOSSITが使用可能である。また、ESTやMCT等のMOS複合型デバイスやIGBT等の他の絶縁ゲート型パワーデバイスが使用可能である。更に、常にゲートを逆バイアスで使うのであれば、接合型FET、接合型SITやSIサイリスタ等も使用可能である。このTr5はnチャネル型でもpチャネル型でもかまわない。

[0023]

半導体スイッチング装置1は、マルチソースFET(Tr5)と、QAとQBのソース電極の電圧を比較する比較手段(СMP1)と、この比較手段(СMP 1)の出力に応じて、Tr5のゲート電極に制御電圧を供給するドライバー8とを少なくとも具備している。

[0024]

このQAは、例えば、複数個のユニットセル(単位セル)が並列接続されたマルチ・チャネル構造のパワーデバイスを採用すればよい。そして、このQAに並列接続されるように、QBがQAに隣接する位置に配置されている。QBがQAと同一プロセスで隣接位置に配置されているので、温度ドリフトやロット間の不均一性の影響による互いの電気的特性のバラツキを除去できる。QBの電流容量がQAの電流容量よりも小さくなるように、QBを構成する並列接続のユニットセル数を調整している。例えば、QBのユニットセル数1に対して、QAのユニ



[0025]

また、過熱遮断回路9に接続するダイオードは温度センサとして機能する。このダイオードはQB及びQAの上部に形成された層間絶縁膜の上部に堆積されたポリシリコン薄膜等で形成され、複数のダイオードが直列接続されている。QAの温度が上昇するにつれて複数個直列接続されたダイオードの両端の電圧降下により過熱を検出する。

[0026]

電流振動型遮断機能付き半導体スイッチング装置1は、より具体的には、Tr 5と比較器CMP1と過熱遮断回路9の他にも、CMP1の"+"入力端子の電 圧(ダミー電圧)を制御するダミー電圧発生回路2と、CMP1の出力信号のH からLへの立ち下がりの回数を数えるパルスカウンタ4と、カウンタ4のカウン ト時間を規定するタイマ3と、カウンタ4で所定の回数を数えた後に出力される 遮断信号を保持する遮断信号保持回路5と、スイッチSW1のオン信号である外 部入力信号のチャタリングを防止するチャタリング防止回路6と、コレクタ側が 電位VPに接続されたソーストランジスタと、エミッタ側が接地電位(GND) に接続されたシンクトランジスタとを直列接続して備え、スイッチSW1のオン /オフ切換えによる切換え信号等に基づき、ソーストランジスタおよびシンクト ランジスタをオン・オフ制御して、Tr5のゲート電極に制御信号を出力するド ライバ8と、電位VPにまで昇圧するチャージポンプ7と、ランプ負荷に発生す る突入電流が過電流か否か判定するためのリファレンス電流の過渡的電流成分を 発生させる過渡的電流成分発生回路11とを有している。そして、スイッチング 装置1は、同一半導体基板(半導体チップ)上にモノリシックに搭載されている 。抵抗R6とコンデンサーC1は、チップの外部に外付けされる。外付けにする ことでそれぞれの抵抗値と容量値の変更が容易になり、リファレンス電流の波形 を突入電流の波形に対してトレースさせることができる。



[0027]

(第1の実施の形態)

電流振動型遮断機能付き半導体スイッチング装置1は、より具体的には、図2 に示すような回路で構成されている。

[0028]

ダミー電圧発生回路2は、抵抗R1、R2、R4と、ダイオードD1、D2と で構成できる。なお、抵抗R1等に添えられた数字は単位がΩの抵抗値を表して いる。同様にコンデンサーC1に添えられた数字は単位がFの容量値を表してい る。タイマ3では、入力端子1にスタートの信号が入ると20m秒と200m秒 を計る2つのタイマが同時にスタートする。出力端子2では、スタートから20 m秒を計り終えるまでHレベルを出力する。出力端子3では、スタートから20 0m秒を計り終えるまでHレベルを出力する。これは、インバータINV1によ って200msタイマの出力が反転してAND3の入力端子に入力されているか らである。カウンタ4では、リセット端子に信号が入るとカウントはクリアされ る。CMP1に接続される入力端子に入力されるHからLへの信号の回数を数え 、回数が8回の時に8パルスの出力端子からHレベルを出力する。また、回数が 3 2 回の時に 3 2 パルスの出力端子から H レベルを出力する。 遮断信号保持回路 5はDフリップフロップ12を有している。端子DはHレベルに接続され、端子 TにOR回路からHレベルが入力されるとそのHレベルが消えても、リセット端 子にリセット信号が入力されるまで、出力端子からはHレベルが出力され続ける 。過渡的電流成分発生回路11は、トランジスタTr1乃至4と、抵抗R7乃至 10と、コンデンサーC1とで構成できる。更に半導体チップの外部には、スイ ッチSW1があり更にSW2を備えている場合もある。そして、この電流振動型 遮断機能付きスイッチング・デバイスは、ユーザ等がスイッチSW1とSW2を オンさせることにより機能する。電源VBの出力電圧VBは、例えば12. 5V で、チャージポンプ7の出力電圧VPは、例えばVB+10Vである。QBのソ ース電極にはいわゆる基準抵抗Rrの定常成分RrcとなるR6が接続されてい る。基準抵抗Rrcの抵抗値は、QBとQAのチャネル幅Wの比に応じて選定す ればよい。例えば、上述したように、QBとQAのチャネル幅Wの比を1:10

00とした場合は、負荷の抵抗値の1/1000を超える値となるように設定しておけばよい。この基準抵抗Rrcの設定により、QAに正常動作の負荷電流を超える過電流が流れたときと同じドレイン-ソース間電圧V_{DS}をQBに発生させることができる。

[0029]

半導体スイッチング装置1は、メイン電界効果トランジスタ(FET:QA)とリファレンスFET(QB)からなるマルチソースFETのTr5と、QAのソース電位VSAとQBのソース電位VSBの大小関係を比較する電圧比較装置CMP1と、QAのソース電位VSAがQBのソース電位VSBを上回っているときTr5のゲートに駆動電圧を印加し、QAのソース電位VSAがQBのソース電位VSBを下回っているときTr5のゲートへの駆動電圧を遮断するゲート駆動回路となるドライバ8とを備えている。そして、負荷10側の電流IDが過渡的成分を含めて正常範囲にあるときは、QBのソース電位VSBがQAのソース電位VSAを上回らないようにQBの電流Irefを制御する過渡的電流成分発生回路をQBのソースと接地間に設置している。

[0030]

この過渡的電流成分発生回路は、QAのソース電位VSAとQBのソース電位 VSBが等しい場合に電流IDを電流Irefで除した値をnとすると、負荷1 Oの定常状態における電流IDの値をnで除した値より大きい電流を流す定常成 分(Irefc)用回路と、負荷10の過渡状態の電流IDの値をnで除した値 より大きい電流を流す過渡成分(Ireft)用回路とを、QBのソースと接地 間に並列に配置してなる。

[0031]

次に、本発明の実施形態に係る電流振動型遮断機能付き半導体スイッチング装置1の動作について説明する。VSA=VSBであれば、ID(QAのドレイン電流)=n×Iref、RL×n=Rrとなる。ここで、VSAはQAのソース電位、VSBはQBのソース電位、IDはQAのドレイン電流、nはカレント・センシング・レシオ、IrefはQBのドレイン電流、RLはQAとGND間に接続する負荷の抵抗(値)、RrはQBとGND間に接続するReferenceの抵抗



(値)である。

[0032]

従って、VSA>VSBであれば、 $ID<n\times Iref$ 、 $RL\times n>Rr$ となり、VSA<VSBであれば、 $ID>n\times Iref$ 、 $RL\times n<Rr$ となる。このためIrefまたはRrを基準値として設定しておけば、負荷側電流値または負荷抵抗値が基準値に比べて大きいか小さいかをVSAとVSBの大小関係で判定することが出来る。

[0033]

IrefまたはRref を過電流または過負荷に相当する値に設定しておけば、VSB < VSAであれば、正常状態、VSB > VSAであれば過電流または過負荷状態と判定できる。過電流または過負荷状態と判定したときはQA, QBe をオフする。すなわち、ゲート直列抵抗を介してQA, QB のゲートに印加していたチャージポンプ電圧Vp を遮断し、ゲート直列抵抗を介してQA, QB のゲートを接地する。

[0034]

なお、負荷電流IDまたは負荷抵抗RLは一般に一定値ではない。スイッチオン直後の突入電流のように過渡的に発生する成分とその後の安定した状態における定常的な成分とからなる。基準電流Irefまたは基準抵抗Rrも負荷側に合わせて過渡的な成分と定常的な成分を合成した値に設定する。すなわち、IrefまたはRrは一定ではなく、その値を時間的に変化させる。すなわち、(a)負荷側が正常なときに発生するIDまたはRLの値に対してID<n×IrefまたはRL×n>Rrとなるように設定し、(b)その差は極力小さくなるように設定する。

[0035]

IrefまたはRrの定常成分(Irefc, Rrc)は抵抗R6で設定する。もし、負荷電流の定常成分が電源電圧に依存しない場合にはIrefの定常電流成分IrefcはR6のような抵抗ではなく、定電流回路を用いて設定する。

[0036]

一方、過渡的成分は図2のTrl~Tr4、R7~R10、およびコンデンサ



C1で設定する。過渡的成分の設定を開始するタイミングは次の2通りがある。

(c)入力信号SW1による入力信号に同期して過渡的成分の設定を開始するタイミングと、(d)入力信号SW1に関係なく、負荷変動により過渡的成分の設定を開始するタイミングである。

[0037]

(c)は容易に理解できるから、ここでは(d)について説明する。(d)で はQAの下流(負荷側)にSW2が必要になる。SW1がオンし、SW2がオフ しているとする。この状態ではQA、QBはオンしているが、SW2がオフして いるため負荷電流は流れない。一方IrefcはR6を介して常に流れるから、 $Iref \times n > ID (= 0)$ となり、VSA > VSBとなって、CMP1の出力 はHになる。タイマおよびカウンタは入力立ち下がりで動作するようになってい るので、この状態ではタイマおよびカウンタは動作しない。タイマは入力が立ち 下がると作動開始し、20ms間Hレベルになる出力と200ms間Hレベルに なる2つの出力を持つ。タイマは一旦作動すると200mg出力、INV1、A ND3により200ms間は入力を受け付けないようになっている。タイマ20 ms出力がLであるとTr2、Tr3 (PMOS) はオフになり、コンデンサC 1の電荷はTr4のベース電流により放電され、Tr1のゲート電位はゼロ電位 となり、Tr1はオフになり、IrefはR6を流れる電流Irefcのみとな る。この状態でSW2がオンするとメインFETQAを通して負荷電流が流れる 。この負荷電流がIrefc×nより大きくなるとVSA<VSBとなり、CM P1の出力はHレベルからLレベルになる。タイマおよびカウンタが動作し、タ イマの20ms出力がHレベルになる。Tr2がオンし、次にTr3がオンする と、R9を介して電流が流れ、C1がほぼ電源電圧VB近くまで充電される。そ して、Tr1のゲート電圧が電源電圧近くまで持ち上げられ、R7にIrefの 過渡的成分Ireftが流れる。その大きさは式1で表される。

[0038]

Ireft = (VB-Vth)/R7

…式1

ここで、VthはTr1のスレッショルド電圧である。タイマの20ms出力がHの間は、Tr2、Tr3はオン状態を維持し、上記式1で表される一定のI

reftとIrefcが流れる。このとき、<math>Irefxn=(Ireft+Ireft) efc) xn>ID (過渡成分を含む) となるようにIreft を設定しておくとVSB < VSA となる。タイマ20ms 出力がL になるとTr2、Tr3 がオフし、コンデンサC1 の電荷はNPN トランジスタTr4 のベース電流となって放電する。放電時定数はTr4 の電流増幅率をhfe4=200 とすると式2 で表される。

[0039]

Trlゲート電位の減少時定数=Cl×R8×hfe4

= 0.
$$1 \times 10^{-6} \times 3 \times 10^{3} \times 200 = 60 \text{ m s}$$
 ... ± 2

Trlのゲート電位の減少に連れて、Ireftは減少する。Ireftがほぼゼロまで減少する間はタイマに再入力するのを禁止する必要があり、図2ではそのために200msのタイマを設けている。定常成分用回路は固定抵抗R6で構成しているが、これに限らず定電流回路であってもよい。

[0040]

一方、過渡成分Ireftは、20msタイマがオン状態を維持する第1の所定時間、式1で表される一定電流値を示し、その後ソース電位VSBがソース電位VSAを上回らない範囲で減少し、200msタイマがオン状態を維持する第2の所定時間内にほばゼロになるように設定されている。

[0041]

定常成分用回路は、Tr5がオン状態すなわち半導体スイッチング装置1がオン状態にあるときは常時作動し定常成分Irefcを流し続ける。

[0042]

VSAがVSBを下回ったとき、過渡成分用回路をスタートさせ、過渡成分 I reftを流す。その後の200msタイマがオン状態を維持する第2の所要時間内は、VSAがVSBを下回っても、過渡的成分回路を再スタートさせない。

[0043]

次に、ダミー電圧回路2も含めた装置1の動作について説明する。抵抗R1~R4、ダイオードD1、D2からなる回路がダミー電圧発生回路である。QAが完全にオンしているときはVSAが電源電圧VB近くまで上昇し、ゲート駆動回

路のドライバー出力もVpまで上昇しているので、D1、D2が逆バイアスされ、ダミー電圧回路は周囲の回路から切り離されるので、何の影響も与えない。しかし、一旦CMP1の出力がLになり、ゲートドライバーがAND2によりオフになるとR4はドライバーのシンクトランジスタを介してGNDに接地されるため、電源電圧VB→R1→B点→D1→A点→D2→R4→ドライバーシンクトランジスタ→GNDの経路で電流が流れ、A点の電位は低下する。このとき、R3を通しての電流の出入りは無いという条件の下で、A点の電位を計算する。R1からR2に至る回路について式3で表せ、R1からB点とA点と経てR4に至る回路について式4で表せる。

[0044]

10K(I1+I2)+24K×I2=12.5(V) …式3 10K(I1+I2)+3.3K×I1+0.6×2=12.5(V) …式4 式3と式4より、I1=0.736AとI2=0.151Aと求まる。これより、A点の電位は式5のように求まる。一方、I1=0のときB点の電位は式6 のように求まる。

[0045]

(A点の電位) = 3.03V

…式5

(B点の電位: I1=0)=8.82V

6 た…

図1の回路ではA点の電位は抵抗R3を通って出入りする電流があるので式5 の値とは異なるが、抵抗R3を流れる電流がゼロ、すなわちA点の電位=VSA のときは3.03Vとなる。A点の電位がVSAより小さいときは式7となる。

[0046]

A点電位=VSA-(R3電圧降下)

…式7

すなわち、一旦QAがオフすると、CMP1の+入力端子にはVSAより低い電位が入力される。そのため、VSAが少しくらい変動しても、その変動幅がR3電圧降下より小さければCMP1は安定してLを維持することになる。QAがオフを続けるとVSAはGNDに向かって低下し、QAのゲート電位も低下する。QBのゲートはQAのゲートに直結しているので、VSAの低下につれて、VSBも低下する。VSAの低下に連れてA点の電位は若干低下するが、その低下

量は僅かである。

[0047]

一方、VSBはVSAの低下に連動して低下し続ける。CMP1の+端子電圧にはA点の電位が供給され、一端子にはVSBの電位が供給されるので、やがてCMP1+端子電位>CMP1-端子電位となり、CMP1の出力はL→Hに反転する。この反転は負荷側の状態に関係なく、すなわちVSA<VSBであっても発生する。これにより、ゲートドライバーは再びオンとなり、QA,QBがオンし、VSAおよびVSBは上昇に転じる。ゲートドライバー出力が0V→Vpに上昇するのでD2が逆バイアスされ、A点の電位はVSAの上昇に連れて上昇する。そのときA点の電位>VSAの関係にある。この状態はA点の電位がB点電位(電源電圧VBをR1とR2で分圧した電位)になるまで続く。このときのB点の電位は電源電圧VBをR1とR2で分圧した電圧となり、式6の8.82

[0048]

以上をまとめればダミー電圧回路はVSBが式5で表されるダミー電圧L以下になると強制的にQA、QBをオンさせ、VSBが式6で表されるダミー電圧H以上になるまでは負荷側の状態に無関係にQA、QBのオンを維持するという役割を果たす。VSBが式6の値を上回るとVSAとVSBの大小関係でQA、QBのオン/オフは決定される。

[0049]

なお、過渡的成分(IreftまたはRrt)の設定を開始するタイミングを (d)の方法で行うと本スイッチングデバイスをヒューズの代わりに使用することが可能になる。ヒューズの代わりに使用する場合はSW1がオン状態にセットされ、負荷のオン/オフはSW2で制御され、そのオン/オフ信号は本スイッチングデバイスに入力されない。負荷電流の変化で過渡的成分の設定を開始する必要があるが、(d)の方式はこの要件を満足する。また、通常のスイッチングデバイスとしてSW1で本デバイスをオン/オフするような使用方法であっても、過渡的成分の設定開始を問題なく実施できる。

[0050]

一方、タイマの20ms出力がHになり、Ireftが設定され、VSA>VSBとなると、一旦オフしたQA、QBがダミー電圧により再度オンされた後は 負荷側回路が正常であれば、別な言い方をすれば配線ショート等が発生していな ければ、QA,QBはオンを続ける。

[0051]

ダミー電圧発生回路2においては、VSAがVSBを下回り、QAおよびQBがオフ状態に遷移したとき、VSAの代わりにそれより低いダミー電圧Lレベルとなる5式のA点電位を用いてVSBと比較し、VSBがダミー電圧Lレベルを下回ったら、QAおよびQBをオン状態に遷移させる。

[0052]

VSBが上昇して、ダミー電圧Lレベルより大きいダミー電圧Hレベルとなる6式のB点電位に達するまではVSAとVSBの大小関係に関係なく、QAおよびQBをオン状態を維持し、VSBがダミー電圧Hレベルを上回ったら、VSAとVSBを比較して、VSAが小さいとQAおよびQBをオフ状態に遷移させる

[0053]

これらのことにより、VSAがVSBを下回る限り、オン/オフ動作を継続する。

[0054]

QAおよびQBがオン/オフ動作を所定の回数繰り返したら、マルチソースFET Tr5を遮断する。遮断には、2つの場合があり、20msタイマの第1の所定時間内に8回オン/オフ動作した場合と、200msタイマの第2の所定時間内に32回オン/オフ動作した場合である。

[0055]

タイマーの20ms出力がHになっている間に過電流状態Irefxn < ID、または過負荷状態Rr>RLxnとなった場合はCMP1がオン/オフを8回繰り返した時点でQA、QBを遮断する。また、タイマーの<math>20ms出力がLで、200ms出力がHの間に過電流または過負荷状態になった場合はCMP1がオン/オフを32回繰り返した時点でQA、QBを遮断する。前者はデッドショ

ートのような状態で、この場合はオン/オフ動作によるQAの発熱が大きいので、出来るだけ短時間に遮断する。後者の場合は過電流値が前者に比べて小さく、QAの発熱は少なくなるので、十分に確認することを優先させて、32回としている。しかし、より好ましくは32回を8回程度まで減少させ8回程度に統一することである。

[0056]

【実施例1】

実施例1では、正常なランプ負荷を使用した場合の本発明に係るスイッチング装置1の動作について説明する。ランプは、遮断機能が働くことなく、点灯し、そして、点灯し続ける場合である。ランプ負荷10には21Wのバルブ2灯を並列に接続したものを用いた。図3は、バルブ点灯時のスイッチング回路の信号波形を示すグラフである。横軸は時間で1目盛りが50m秒である。縦軸には、Tェ5のメインFET(QA)のソース電位(VSA)と、タイマ3のスタートから200m秒を計り終えるまで出力端子3で出力される200m秒のタイマ出力とを表す電圧と、QAのドレイン電流IDと、Tェ5のリファレンスFET(QB)のドレイン電流Irefとを示している。縦軸の単位は、グラフ中のVSA、ID、Irefそれぞれの右側に示している。VSAの縦軸は、(2V/div、6V)と表され、1目盛りが2Vで、全8目盛り中の4目盛り目の電圧が6Vである。同様にIDとn×Irefの縦軸は、(10A/div、30V)と表され、1目盛りが10Aで、全8目盛り中の4目盛り目の電流が30Aである。以下のグラフでも縦軸は同様な表記法で表している。

[0057]

タイマ出力は、時間軸1目盛り目でオンし、オンから180m秒後にオフしている。IDは、タイマ出力のオンと同時に流れ始める。流れはじめの電流値は30Aに達するが、その後減少し、タイマ出力がオフになる前までには4Aで一定値になる。IDがランプ負荷を流れる電流で、電流の流れはじめからランプは点灯する。電流値が4Aの時はランプが正常に連続点灯している。この電流4AがIDの定常成分であり、電流を流し始めた時の電流4Aを超える電流値から電流4A分を引いた分が過渡成分である。n×Irefは、タイマ出力がオンになる

前から定常成分n×Irefcの5Aが流れている。そして、タイマ出力のオンと同時に過渡成分n×Ireftが流れ始める。この流れはじめの電流値は40Aに達するが、その後減少し、タイマ出力がオフになる前までには過渡成分n×Ireftは無くなり定常成分n×Irefcの5Aのみの一定値になる。IDの電流値はどの時間においてもn×Irefより小さくなっている。このことにより、VSAはVSBよりどの時間においても大きくなり過剰電流が発生していないと判断できる。VSAは、タイマ出力のオンと同時に電圧が高くなり、ランプ負荷10に12Vを超える電圧が印可される。n×Iref>IDなのでFETはオンを続ける。

[0058]

図4におけるVSA、ID、n×Irefの波形は、図3のそれらと同じ波形である。20msタイマとの関係を示しており、横軸の時間軸を5倍に拡大している。これより、20msタイマの信号がオンしてからオフするまでn×Irefは40A程度の値に固定されており、オフした後に減少することがわかる。

[0059]

図5におけるVSA、ID、n×Irefの波形も、図3及び図4のそれらと同じ波形である。スイッチSW1をオンにする際に発生するSW1等によるドライバ8の入力信号のオン信号との関係を示しており、図4の横軸の時間軸をさらに100倍に拡大している。これより、チャージポンプの立ち上がり遅れによって、SW1入力信号のオンからID等の立ち上がりまでに約80μ秒の遅れがある。

[0060]

図6におけるVSA、ID、n×Iref、ゲート駆動信号の波形は、図5のそれらと同じ波形である。図5のVSA、ID、n×Irefの波形の立ち上がりの時間を図5の10倍に拡大している。これより、時間3目盛り半過ぎでIDがn×Irefより大きくなっている。この逆転により、ゲート駆動信号はオフし、増加していたVSAは減少に転じる。そして、VSAが減少してダミー電圧のLレベル以下になると、入力信号は再びオンし、VSA、ID、n×Irefも上昇する。

[0061]

【実施例2】

実施例2では、正常なランプ負荷を点灯しているときに、さらにランプ負荷を追加して過負荷の状態が発生した場合の本発明に係るスイッチング装置1の動作について説明する。ランプが点灯しているところに、さらに別のランプを点灯させようとすると、遮断機能が働き、ランプがすべて消灯される。最初から点灯しているランプ負荷には21Wのバルブ2灯を並列に接続したものを用いた。過負荷用の追加するランプ負荷には21Wのバルブ1灯を使用し点灯している2灯に並列接続した。図7は、バルブ点灯時に過負荷を追加し遮断されるまでのスイッチング回路の信号波形を示すグラフである。横軸は時間で1目盛りが20m秒である。縦軸には、VSAと、ドライバ8への入力信号と、IDと、n×Irefとを示している。n×Irefが立ち下がってきたとき、n×IrefくIDとなり、QAが遮断している。

[0062]

図8におけるVSA、ID、n×Iref、入力信号の波形は、図7のそれらと同じ波形である。図7のVSA、ID、n×Irefの波形の立ち上がりの時間を図7の2000倍に拡大している。それぞれの波形は図6と同様に推移する。時間4目盛り半過ぎでIDがn×Irefより大きくなっている。この逆転により、ゲート駆動信号はオフし、VSAは減少し始める。そして、VSAが減少してダミー電圧のLレベル以下になると、ゲート駆動信号は再びオンし、VSA、ID、n×Irefも上昇する。このことにより追加した1灯を含め3灯が点灯する。

[0063]

図9におけるVSA、ID、n×Iref、入力信号の波形は、図7のそれらと同じ波形である。図7のVSA、ID、n×Irefの波形の立ち下がり遮断される時間を図7の400倍に拡大している。時間4分の1目盛り手前でIDがn×Irefよりわずかに大きくなっている。この逆転により、入力信号はオフし、VSAは減少する。この減少をパルスカウンタ4はカウントする。VSAが減少してダミー電圧のLレベル以下になると、入力信号は再びオンし、VSA、

ID、n×Irefも上昇する。VSAが増加してダミー電圧のHレベル以上になると、入力信号は再びオフし、VSA、ID、n×Irefも減少する。このように波形は振動し、VSAが32回目に減少するときに入力信号はオフに固定され、VSAとIDは出力しなくなる。このことにより追加した1灯を含め3灯が消灯する。過電流発生から電流遮断までに要した時間は450μ秒であった。

[0064]

図10におけるVSA、入力信号の波形は、図9のそれらと同じ波形である。図9のVSA、入力信号の波形の立ち下がり遮断される時間を図9の5倍に拡大している。A点の電圧はダミー電圧である。A点の電圧は、7Vから8V前後のHレベルと、3Vから4V前後のLレベルを有していることが分かる。VSAはLレベルからHレベルへ、HレベルからLレベルへと振動する。

[0065]

【実施例3】

実施例3では、過負荷となるランプ負荷を使用した場合の本発明に係るスイッチング装置1の動作について説明する。ランプは、遮断機能が働いて点灯しない。ランプ負荷10には21Wのバルブ3灯を並列に接続したものを用いた。装置1においては2灯では過負荷ではなく3灯で過負荷になるようにn×Irefを設定している。図11は、ドライバの入力信号オンから、遮断されるまでのスイッチング回路の信号波形を示すグラフである。横軸は時間で1目盛りが100μ秒である。縦軸には、VSAと、入力信号と、IDと、n×Irefとを示している。8回オン/オフを繰り返した時点でQAが遮断されている。1回毎に、IDとn×Irefが大きくなる過程で、n×Irefより小さかったIDが、35A付近でn×Irefより大きくなっている。この反転により、VSAは増加から減少に転じている。VSAが減少してダミー電圧のLレベル以下になると入力信号はオンし、VSAは再び増加する。このようにしてVSAは振動する。

[0066]

(第2の実施の形態)

電流振動型遮断機能付き半導体スイッチング装置1は、図12に示すような回路で構成することもできる。

[0067]

ダミー電圧発生回路 2 と、タイマ 3 と、Dフリップフロップ 1 2 は、図 2 の第 1 の実施の形態と同じである。パルスカウンタ 4 が図 2 とは異なり、4 パルスカウンタ 1 4 を用いる。リセット端子に信号が入るとカウントはクリアされる。C MP 1 に接続される入力端子に入力される Hから L への信号の回数を数え、回数が4 回の時に出力端子から H レベルを出力する。過渡的電流成分発生回路 1 1 は、抵抗 R 8 の抵抗値が、3 K Ω から 1 K Ω に変更している。

[0068]

第2の実施の形態に係る半導体スイッチング装置1は、QAとQBからなるマルチソースFETであるTr5と、QAのソース電位VSAとQBのソース電位VSBの大小関係を比較する電圧比較装置CMP1と、VSAがVSBを上回っているときTr5のゲートに駆動電圧を印加し、VSAがVSBを下回っているときTr5のゲートへの駆動電圧を遮断するゲート駆動回路8とを備えている。

[0069]

さらに、半導体スイッチング装置1は、VSAとVSBが等しい場合にQAを流れる電流IDをQBを流れる電流Irefで除した値をnとすると、負荷10が正常範囲にあるときの定常状態における電流IDの値をnで除した値より大きい電流Irefcを流す定常成分(Irefc)用回路と、負荷10が正常範囲にあるときの過渡状態の電流の値をnで除した値より大きい電流Ireftを第4の所定時間だけ通電する過渡成分(Ireft)用回路とをリファレンスFET(QB)のソースと接地間に並列に配置している。負荷10を流れる電流が急増してメインFETのソース電位VSAがリファレンスFETのソース電位VSBを下回ったとき、過渡成分Ireftをスタートさせるように構成する。過渡成分用回路がスタート後、第3の所定時間内に過渡成分回路が再スタートするという事象が所定の回数繰り返されたらマルチソースFET(Tr5)を遮断する

[0070]

定常成分用回路のみ、または、定常成分用回路及び過渡成分用回路が動作している場合に、VSAがVSBを下回ったとき、CMP1は反転パルスを出力し、

タイマ3は再スタートする。この再スタートにより20msタイマが再度オン状態に維持されるので、過渡成分用回路が再スタートする。

[0071]

この再スタート後、再スタートした200msタイマがオン状態を維持する時間内に過渡成分用回路が更に再々スタートするという事象が所定の4回繰り返されたらQAを遮断する。すなわち、200msタイマがオン状態を維持する時間内にタイマ3を再スタートさせるCMP1の反転パルスは、連続パルスとみなされる。

[0072]

次に、本発明の第2の実施の形態に係る電流振動型遮断機能付き半導体スイッチング装置1の動作について説明する。VSAとVSBの大小を判定することと、Iref等の設定と、ダミー電圧回路の動作は、第1の実施の形態と同じである。ただ、抵抗R8等を変更しているので、タイマ20ms出力がLになるとTr2、Tr3がオフし、コンデンサC1の電荷はNPNトランジスタTr4のベース電流となって放電する放電時定数が異なる。放電時定数はTr4の電流増幅率をhfe4=257とすると式2で表される。

[0073]

Tr1ゲート電位の減少時定数=C1×R8×hfe4

= 0. $1 \times 10^{-6} \times 1 \times 10^{3} \times 257 = 25$. 7 m s ... $3 \times 257 = 25$. 7 m s ... $3 \times 257 = 25$.

Tr1のゲート電位の減少に連れて、Ireftは減少する。200msタイマの出力は4パルスカウンタ14のリセット端子に接続され、200msタイマの出力がHレベルになると4パルスカウンタ14は動作し、Lレベルになると4パルスカウンタ14はリセットされる。

[0074]

一方、タイマの20ms出力がHになり、Ireftが設定され、VSA>VSBとなると、一旦オフしたQA、QBがダミー電圧により再度オンされた後は 負荷側回路が正常であれば、別な言い方をすれば配線ショート等が発生していな ければ、QA, QBはオンを続ける。

[0075]

タイマーの20ms出力がHになっている間に過電流状態Iref×n<ID、または過負荷状態Rr>RL×nとなった場合は、CMP1がオン/オフを4回繰り返した時点でQA、QBを遮断する。これは、デッドショートのような状態で、この場合はオン/オフ動作によるQAの発熱が大きいので、出来るだけ短時間で遮断する必要がある。

[0076]

また、20msタイマの出力がLで、過電流または過負荷状態になった場合は CMP1の出力がH→Lに変化するので、20msタイマの出力がHになって、 Irefの過渡成分Ireftが再スタートする。同時に200msタイマの出力もHになる。従って最初の過渡成分がスタートしてから200ms以内に過渡成分が再スタートすると4パルスカウンタはリセットされることなく、CMP1 出力の立ち下がり回数を積算する。図13の(a)(b)に示すように、連続パルスとみなされる200ms以内の間隔で過渡成分の再スタートが4回連続すると、4パルスカウンタはオーバーフローし、QA、QBは遮断される。200msタイマの出力はCMP1出力の立ち下がり回数を「連続」と定義するために用いられている。

[0077]

このように、マルチソースFET Tr5を遮断する前に過渡成分を4回まで 再スタートさせる方法は次の効果がある。

[0078]

(1)過渡成分Ireftが短すぎて、負荷側の正常過渡成分がまだ残っているときにゼロになり、Iref×n<IDとなった場合でも、過渡成分を再スタートさせることにより、FETの誤遮断を回避できる。負荷が正常であれば過渡成分Ireftを4回再スタートさせるまでには、負荷側過渡成分はゼロになる

[0079]

(2)図13(c)に示すように、複数の負荷を短い間隔をおいてスタートさせた場合でも、それぞれの負荷が正常であれば、誤遮断することなしにスイッチオンできる。すなわち、4パルスカウンタ方式では3個の負荷まで対応可能であ

る。負荷が増えた場合は、カウンタの設定値を増やすことで対応できる。

[0080]

(3)スイッチオン時にチャタリングが発生した場合でも、(2)と同様に誤動作を回避できる。

[0081]

(4) 異常の度合いにより、遮断までの時間が変わる。すなわち、デッドショート時は、4パルスカウンタでは100μ秒~150μ秒で遮断する。また、軽過負荷では時間間隔を開けて、4回再確認し400m秒~600m秒で遮断する。デッドショートの場合は誤判断する可能性が少なく、かつ、速く遮断することは配線保護、素子の保護に有効である。また、異常の度合いが軽微の場合は誤判断の可能性が高いので、時間間隔を長くして再判断することは誤判断回避のためには有効である。異常度合いが軽微の場合は配線の発熱、素子の発熱が少ないので、遮断時間が長くすることによる問題はない。過電流保護、過負荷保護としては理にかなった方式と言える。なお、異常度合いが軽微の場合は、図13の(a)(b)に示すように、電流IDの大きさが大きいほど、負荷10オンからFET遮断までの時間を短くすることができる。

[0082]

(5)間欠的な過負荷、過電流の検出が可能である。200msタイマの出力では、200ms以内の間欠的異常しか検出できないが、200msを長くすることにより、長い間欠的異常にも対応できる。但し、タイマの出力を長くすることは、定性的には誤作動の機会が増えることになるので、むやみに長くすることは好ましくない。

[0083]

【実施例4】

実施例4では、正常なランプ負荷を使用した場合の第2の実施の形態に係るスイッチング装置1の動作について説明する。実施例1と同様に、ランプは、遮断機能が働くことなく、点灯し、そして、点灯し続ける場合である。ランプ負荷10には21Wのバルブ2灯を並列に接続したものを用いた。

[0084]

図14は、バルブ点灯時のスイッチング回路の信号波形を示すグラフである。 横軸は時間で1目盛りが10m秒である。縦軸には、Tr5のメインFET(Q A)のソース電位(VSA)と、タイマ3のスタートから20m秒を計り終える まで出力端子2で出力される20m秒のタイマ出力とを表す電圧と、QAのドレ イン電流IDと、Tr5のリファレンスFET(QB)のドレイン電流n×Ir efとを示している。縦軸の単位は、グラフ中のVSA、ID、Irefそれぞ れの右側に示している。VSAの縦軸は、(2V/div、6V)と表され、1 目盛りが2Vで、全8目盛り中の4目盛り目の電圧が6Vである。同様にIDと n×Irefの縦軸は、(10A/div、30V)と表され、1目盛りが10 Aで、全8目盛り中の4目盛り目の電流が30Aである。以下のグラフでも縦軸 は同様な表記法で表している。

[0085]

タイマ出力は、時間軸1目盛り目でオンし、オンから18m秒後にオフしてい る。IDは、タイマ出力のオンと同時に流れ始める。流れはじめの電流値は30 Aに達するが、その後減少し、タイマ出力がオフになるときには8Aまで低下す る。IDがランプ負荷を流れる電流で、電流の流れはじめからランプは点灯する 。電流値がさらに低下し4Aの時にランプは正常な連続点灯することになる。こ の電流4AがIDの定常成分であり、電流を流し始めた時の電流4Aを超える電 流値から電流4A分を引いた分が過渡成分である。nxlrefは、タイマ出力 がオンになる前から定常成分nxlrefcの5Aが流れている。そして、タイ マ出力のオンと同時に過渡成分n×Іreftが流れ始める。この流れはじめの 電流値は40Aに達する。20msタイマの信号がオンしてからオフするまでn ×Irefは40A程度の値に固定されており、オフした後に減少することがわ かる。IDの電流値はどの時間においてもnxIrefより小さくなっている。 このことにより、VSAはVSBよりどの時間においても大きくなり過剰電流が 発生していないと判断できる。VSAは、タイマ出力のオンと同時に電圧が高く なり、ランプ負荷10に12Vを超える電圧が印可される。nxIref>ID なのでFETはオンを続ける。

[0.086]

図15におけるVSA、ID、n×Irefの波形も、図14のそれらと同じ波形である。スイッチSW1をオンにする際に発生するSW1等によるドライバ8の入力信号のオン信号との関係を示しており、図14の横軸の時間軸を100倍に拡大している。チャージポンプ7の立ち上がり遅れによって、SW1入力信号のオンからID等の立ち上がりまでに約80μ秒の遅れがある。

[0087]

図16におけるVSA、ID、n×Irefは、図15のそれらと同じ波形である。図15のVSA、ID、n×Irefの波形の立ち上がりの時間を図15の10倍に拡大している。これより、時間3目盛り半過ぎでIDがn×Irefより大きくなっている。この逆転により、ゲート駆動信号はオフし、増加していたVSAは減少に転じる。そして、VSAが減少してダミー電圧のLレベル以下になると、入力信号は再びオンし、VSA、ID、n×Irefも上昇する。

[0088]

図17におけるVSA、ID、n×Irefの波形は、図14のそれらと同じ波形である。200msタイマとの関係を示しており、横軸の時間軸を5分の1に縮小している。これより、タイマ出力は、時間軸1目盛り目でオンし、オンから180m秒後にオフしている。IDは、タイマ出力のオンと同時に流れ始める。流れはじめの電流値は30Aに達するが、その後減少し、タイマ出力がオフになる前までには4Aで一定値になる。n×Irefは、タイマ出力がオンになる前から定常成分n×Irefcの5Aが流れている。そして、タイマ出力のオンと同時に過渡成分n×Ireftが流れ始める。この流れはじめの電流値は40Aに達するが、その後減少し、タイマ出力がオフになる前までには過渡成分n×Ireftは無くなり定常成分n×Irefcの5Aのみの一定値になる。

[0089]

【実施例5】

実施例5では、QAと負荷10の間の配線をデッドショートさせた場合の本発明の第2の実施の形態に係るスイッチング装置1の動作について説明する。

[0090]

図18は、QAと負荷10の間の配線をデッドショートさせた状態でスイッチ

SW1をオンしたときの波形である。

[0091]

ショートした状態で流れるIDは、Irefを超えるので、一旦オンしたQA とQBがオフする。CMP1の+入力端子にはVSAより低い電位が入力される 。そのため、VSAが少しくらい変動しても、その変動幅がR3電圧降下より小 さければСMP1は安定してダミー電圧Lレベル(式5のA点電位、図18中の A点)を維持することになる。QAがオフを続けるとVSAはGNDに向かって 低下し、QAのゲート電位も低下する。QBのゲートはQAのゲートに直結して いるので、VSAの低下につれて、VSBも低下する。VSAの低下に連れてA 点の電位は若干低下するが、その低下量は僅かである。СMP1の+端子電圧に はA点の電位が供給され、一端子にはVSBの電位が供給されるので、やがてC MP1+端子電位>CMP1−端子電位となり、CMP1の出力はL→Hに反転 する。ゲートドライバー8は再びオンとなり、QA、QBがオンし、VSAおよ びVSBは上昇に転じる。ゲートドライバー8の出力が0V→Vpに上昇するの でD2が逆バイアスされ、A点の電位はVSAの上昇に連れて上昇する。そのと きA点の電位>VSAの関係にある。A点の電位は式6のB点電位(ダミー電圧 Hレベル、図18中のB点)まで上昇する。QBのオンによりVSBも上昇しダ ミー電圧H以上になると、CMP1の出力はH→Lに反転する。パルスカウンタ 14は1カウント目をカウントする。ゲートドライバー8は再びオフとなり、Q A、QBがオフする。QA、QBのオン/オフは繰り返され、その度毎にカウン タ14はカウント数を増やす。4カウント目にカウンタ14から信号が出力され 、ゲートドライバー8は再びオフとなり、QA、QBがオフする。ショート発生 から電流遮断までに要した時間は110μ秒であった。

[0092]

図19は、負荷10には21Wのバルブ2灯を並列に接続したものを用い、2 灯点灯時にQAと負荷10の間の配線をデッドショートさせた場合の波形である。図18と同様のQA、QBのオン/オフが繰り返されている。ショート発生から電流遮断までに要した時間は130μ秒であった。

[0093]

【実施例6】

実施例6では、過負荷となるランプ負荷を使用した場合の第2の実施の形態に 係るスイッチング装置1の動作について説明する。ランプは、遮断機能が働いて 点灯しない。ランプ負荷10には21Wのバルブ3灯を並列に接続したものを用 いた。装置1においては2灯では過負荷ではなく3灯で過負荷になるようにn× Irefを設定している。図20は、ドライバの入力信号オンから、遮断される までのスイッチング回路の信号波形を示すグラフである。横軸は時間で1目盛り が20μ秒である。縦軸には、VSΑと、ゲート駆動信号と、ΙDと、n×Ιr efとを示している。4回オン/オフを繰り返した時点でマルチソースFET Tr5が遮断されている。1回毎に、IDとn×Irefが大きくなる過程で、 n×Irefより小さかったIDが、35A付近でn×Irefより大きくなっ ている。この反転により、ゲート駆動信号はオフし、VSAは増加から減少に転 じている。VSAが減少してダミー電圧のLレベル以下になると入力信号はオン し、VSAは再び増加する。このようにしてVSAは振動する。VSAの振動を СМР1を介して4パルスカウンタ14がカウントする。このカウントが4カウ ント目のとき、カウンタ14はオン信号を出力し、ドライバ8の入力信号はオフ する。この4カウント目のときタイマ3もオンしIrefが流れる。このことに より、IDがnxIrefより小さい状態に回復する。この回復により再度VS AとIDがオンすることはない。負荷10の3灯は消灯する。スイッチオンから から電流遮断までに要した時間は185μ秒であった。

[0094]

【実施例7】

実施例7では、正常なランプ負荷を点灯しているときに、さらにランプ負荷を追加して過負荷の状態が発生した場合の本発明に係るスイッチング装置1の動作について説明する。ランプが点灯しているところに、さらに別のランプを点灯させようとすると、遮断機能が働き、ランプがすべて消灯される。最初から点灯しているランプ負荷には21Wのバルブ2灯を並列に接続したものを用いた。過負荷用の追加するランプ負荷には21Wのバルブ1灯を使用し点灯している2灯に並列接続した。図21は、バルブ点灯時に過負荷を追加し遮断されるまでのスイ

ッチング回路の信号波形を示すグラフである。横軸は時間で1目盛りが50m秒である。縦軸には、VSAと、ドライバ8への入力信号と、IDと、n×Ire fとを示している。図13(a)の中過負荷、または、図13(b)の小過負荷の場合に相当している。過電流発生から電流遮断までに要した時間は420m秒であった。

[0095]

図22におけるVSA、ID、n×Iref、入力信号の波形は、図21のそれらと同じ波形である。図21のVSA、ID、n×Irefの波形の立ち上がりの時間を図21の5000倍に拡大している。それぞれの波形は図8と同様に推移する。時間4目盛り半過ぎでIDがn×Irefより大きくなっている。この逆転により、ゲート駆動信号はオフし、VSAは減少し始める。そして、VSAが減少してダミー電圧のLレベル以下になると、ゲート駆動信号は再びオンし、VSA、ID、n×Irefも上昇する。このことにより追加した1灯を含め3灯が点灯する。

[0096]

図23におけるVSA、ID、n×Iref、入力信号の波形は、図21のそれらと同じ波形である。図21のVSA、ID、n×Irefの波形の立ち下がり遮断される時間を図21の5000倍に拡大している。IDがn×Irefよりわずかに大きくなることにより、入力信号はオフし、VSAは減少する。この減少を4パルスカウンタ14はカウントする。このカウントは4カウント目であるので、カウンタ14はオン信号を出力し、ドライバ8の入力信号はオフする。この4カウント目のときタイマ3もオンしIrefが流れる。このことにより、IDがn×Irefより小さい状態に回復する。この回復により再度VSAとIDがオンすることはない。追加した1灯を含め3灯が消灯する。

[0097]

【発明の効果】

以上説明したように、本発明によれば、突入電流の発生していても過電流の検 出が可能で、熱損失が小さく、ある程度の短絡抵抗を持つ不完全短絡などのレア ショートが発生した場合の異常電流に対しても高速応答を可能な半導体スイッチ ング装置を提供できる。

[0098]

また、本発明によれば、リファレンス回路が定常成分と過渡成分からなるので、負荷側に発生する過渡現象(過渡成分)に対しても正常状態として取り扱ってオン/オフ動作を行わない。このため、ランプの点灯遅れ等の問題も無くなり、かつ、素子の発熱を減らすことができる。

[0099]

本発明によれば、リファレンス回路の過渡的成分を負荷側の変化に応じてスタートさせることが出来るので、ヒューズ機能の代替が可能である。

[0100]

本発明によれば、電流振動の制御に2つのレベルのダミー電圧を用いているので、マルチソースFETのゲート駆動回路の遅れ要素が必要なくなり、オン/オフ動作が安定し、かつ、オン/オフ動作の特性をコントロールし易くなる。

[0101]

本発明によれば、リファレンスに過渡的成分を組み込んだので、過渡的成分の大きさによって異常発生時の遮断時間を変えることが可能となった。具体的には、過渡的成分が大きいときに異常が発生した場合、または発生している場合は短時間で遮断する方法を取ることができる。このため、デッドショート時の電流制限が不充分の場合でも、遮断までの時間を短くすることにより、配線の保護が可能になり、かつ、素子の発熱を抑えることが出来て、特別な電流制限回路を設ける必要が無い。これにより制御回路が簡素化されるので、素子のチップ面積を縮小することや、FETと制御回路を1チップ上に集積することが可能になり、コストが低減できる。

[0102]

さらに、本発明によれば、パルスカウンタにより、制御手段(制御ステップ) による半導体スイッチのオン/オフ制御回数をカウントし、この制御回数が所定 回数に達したときに半導体スイッチをオフ制御することとしたので、不完全短絡 でも半導体スイッチの遮断を任意に設定した時間まで速めることができ、高速応 答を実現できる。

[0103]

特に半導体スイッチのオン/オフ制御をモノリシックに集積化した場合はマイコンも不要であるため、チップ面積を縮小できるとともに、装置コストを大幅に削減することができる。

【図面の簡単な説明】

【図1】

本発明の実施形態に係る電流振動型遮断機能付き半導体スイッチング装置のブロック図である。

【図2】

本発明の実施形態に係る電流振動型遮断機能付き半導体スイッチング装置の回路構成図である。

【図3】

本発明の実施例1(負荷の正常な使用)に係る電流振動型遮断機能付き半導体スイッチング装置の信号波形図(その1)である。200msタイマの信号に対するVSA、n×Iref、IDの波形を表示している。

【図4】

本発明の実施例1に係る電流振動型遮断機能付き半導体スイッチング装置の信号波形図(その2)である。20msタイマの信号に対するVSA、n×Iref、IDの波形を表示している。

【図5】

本発明の実施例1に係る電流振動型遮断機能付き半導体スイッチング装置の信号波形図(その3)である。スイッチSW1がオンしたときのVSA、n×Iref、IDの波形を表示している。

【図6】

本発明の実施例1に係る電流振動型遮断機能付き半導体スイッチング装置の信 号波形図(その4)である。図5に比べ時間軸を10倍拡大して表示している。

【図7】

本発明の実施例2 (負荷の正常な使用中に過負荷状態に移行した場合) に係る 電流振動型遮断機能付き半導体スイッチング装置の信号波形図 (その1) である

【図8】

本発明の実施例2に係る電流振動型遮断機能付き半導体スイッチング装置の信号波形図(その2)である。図7のスイッチSW1がオンしたときを、図7に比べ時間軸を2000倍拡大して表示している。

【図9】

本発明の実施例2に係る電流振動型遮断機能付き半導体スイッチング装置の信号波形図(その3)である。図7の遮断機能が働いたときを、図7に比べ時間軸を400倍拡大して表示している。

【図10】

本発明の実施例2に係る電流振動型遮断機能付き半導体スイッチング装置の信号波形図(その4)である。A点の電圧(ダミー電圧)とVSAの波形について、図9の遮断機能が働いたときを、図9に比べ時間軸をさらに5倍拡大して表示している。

【図11】

本発明の実施例3 (負荷の使用開始から過負荷状態である場合) に係る電流振動型遮断機能付き半導体スイッチング装置の信号波形図である。

【図12】

本発明の第2の実施形態に係る電流振動型遮断機能付き半導体スイッチング装置の回路構成図である。

【図13】

本発明の第2の実施形態に係る電流振動型遮断機能付き半導体スイッチング装置の連続4パルスカウント方式によるFETの遮断を説明するための図である。

【図14】

本発明の実施例4(負荷の正常な使用)に係る電流振動型遮断機能付き半導体スイッチング装置の信号波形図(その1)である。20msタイマの信号に対するVSA、n×Iref、IDの波形を表示している。

【図15】

本発明の実施例4に係る電流振動型遮断機能付き半導体スイッチング装置の信

特2000-363644

号波形図(その 2)である。スイッチ SW1 がオンしたときの VSA、 $n \times Ir$ ef、 ID の波形を表示している。

【図16】

本発明の実施例4に係る電流振動型遮断機能付き半導体スイッチング装置の信 号波形図(その3)である。図15に比べ時間軸を10倍拡大して表示している

【図17】

本発明の実施例4に係る電流振動型遮断機能付き半導体スイッチング装置の信号波形図(その4)である。200msタイマの信号に対するVSA、n×Iref、IDの波形を表示している。

【図18】

本発明の実施例 5 (負荷の使用開始からデッドショート状態である場合) に係る電流振動型遮断機能付き半導体スイッチング装置の信号波形図である。

【図19】

本発明の実施例5の変形例(負荷の正常な使用中にデッドショート状態に移行 した場合)に係る電流振動型遮断機能付き半導体スイッチング装置の信号波形図 である。

【図20】

本発明の実施例6(負荷の使用開始から過負荷状態である場合)に係る電流振動型遮断機能付き半導体スイッチング装置の信号波形図である。

【図21】

本発明の実施例7(負荷の正常な使用中に過負荷状態に移行した場合)に係る 電流振動型遮断機能付き半導体スイッチング装置の信号波形図(その1)である

【図22】

本発明の実施例7に係る電流振動型遮断機能付き半導体スイッチング装置の信号波形図(その2)である。図21のスイッチSW1がオンしたときを、図210に比べ時間軸を5000倍拡大して表示している。

【図23】

本発明の実施例7に係る電流振動型遮断機能付き半導体スイッチング装置の信号波形図(その3)である。図21の遮断機能が働いたときを、図21に比べ時間軸を5000倍拡大して表示している。


【符号の説明】

- 1 電流振動型遮断機能付き半導体スイッチング装置
- 2 ダミー電圧発生回路
- 3 タイマ
- 4、14 パルスカウンタ
- 5 遮断信号保持回路
- 6 チャタリング防止回路
- 7 チャージポンプ
- 8 ドライバー
- 9 過熱遮断回路
- 10 負荷
- 11 過渡的電流成分発生回路
- 12 Dーフリップフロップ回路
- Tr1乃至5 トランジスタ
- D1、D2 ダイオード
- R 1 乃至 1 0 抵抗
- SW1、SW2 スイッチ
- C1 コンデンサー
- CMP1 比較回路
- AND1乃至4 AND回路
- OR1 OR回路
- INV1 インバータ





【書類名】 図面

【図1】











時間 (50msec/div)






出証特2001-3054587



特2000-363644


【図5】



무탉(L, Cl, hən ,ASV

時間 (10.0μ sec/div)

【図7】



時間 (10.0 µ sec/div)


\VSA(2V/div, 6V) 12.5V, 21W*2点灯時21W追加 ゲート駆動信号 nXiref(10A/div, 30A) Dumy属圧Low以下になるのでONする~ 무탉(大, Gl , hənl , ASV

【図8】


特2000-363644








時間 (50 µ sec/div)



時間 (10.0μ sec/div)




【図11】




時間 (100 # sec/div)

【図12】




【図13】


(a) 中過負荷




(b) 小過負荷



(c) マルチ負荷




【図14】




VSA, Iref, ID, 20msタイマ出力

【図15】




【図16】



VSA, Iref, ID, ゲート駆動信号


【図17】



VSA, Iref, ID, 200msタイマ

時間 (50msec/div)


【図18】



VSA, VSB, ID, Iref




【図19】



時間 (20 µ sec/div)



【図20】




VSA, Iref, ID, ゲート駆動信号

時間 (20 # sec/div)




【図21】



VSA, Iref, ID, 入力信号



【図22】




VSA, Iref, ID, ゲート駆動信号

時間 (10 µ sec/div)



【図23】



VSA, Iref, ID, ゲート駆動信号



【書類名】 要約書

【要約】

【課題】 突入電流が発生していても過電流の検出をし、不完全短絡が発生した場合の異常電流に対して高速応答する半導体スイッチング装置を提供する。

【解決手段】 マルチソースFETのメイン電界効果トランジスタ(FET)とリファレンスFETのソース電位の大小関係を比較する。メインFETのソース電位がリファレンスFETのソース電位を上回っているときマルチソースFETのゲートに駆動電圧を節可し反対のときマルチソースFETのゲートに駆動電圧を遮断する。さらに、負荷側の電流が過渡的成分を含めて正常範囲にあるときは、リファレンスFETのソース電位がメインFETのソース電位を上回らないようにリファレンスFETの電流を制御する回路をリファレンスFETのソースと接地間に設置する。このことで、メインFETに流れる異常電流を検知して、異常電流発生時にはメインFETをオン/オフ制御して電流振動を生成し、この電流振動により、メインFETを遮断する。

【選択図】 図1

出願 人履歴情報

識別番号

[000006895]

1. 変更年月日 1990年 9月 6日

[変更理由] 新規登録

住 所 東京都港区三田1丁目4番28号

氏 名 矢崎総業株式会社